


```

18 assign rf_rd0=(rf_ra0==5'b0)?32'b0:reg_file[rf_ra0];
19 assign rf_rd1=(rf_ra1==5'b0)?32'b0:reg_file[rf_ra1];
20
21 assign debug_reg_rd = (debug_reg_ra == 5'b0) ? 32'b0 : reg_file[debug_reg_ra]
22
23 always @(posedge clk) begin
24     if(rf_we)begin
25         if(rf_wa!=5'b0)begin
26             reg_file[rf_wa]<=rf_wd;
27         end
28     end
29 end
30
31 integer i;//初始化
32 initial begin

```

仿真结果与分析

1. 请给出仿真文件的运行结果截图，并对结果加以阐释；

```

ubuntu@VM13199-hwp:~/COD25-Simulation-Framework$ ./build/sim
Simulation started...
Difftest level: FULL.
Hit good trap.
Simulation finished.
Time: 1392
Instruction count: 695
PC: 0x00400AD8
Instruction: 0x00100073
Registers at the end:
[ 0] = 0x00000000 [ 1] = 0xFFFFFDB2 [ 2] = 0xB5D38AC0 [ 3] = 0x32FAEA78
[ 4] = 0xFFFFFEEF [ 5] = 0x00000635 [ 6] = 0xA7A77000 [ 7] = 0xE485EA6C
[ 8] = 0x05DB1AB4 [ 9] = 0x0000002F [10] = 0xE01B3AA8 [11] = 0x26B6CACC
[12] = 0xFFFFFE3F [13] = 0xEFE96000 [14] = 0xC5A3FA9C [15] = 0x63B04A90
[16] = 0x96E44A60 [17] = 0x00000030 [18] = 0x00000000 [19] = 0xB5D39144
[20] = 0x0A356000 [21] = 0x736B5000 [22] = 0xD8456000 [23] = 0xD2FEF000
[24] = 0x63B050F4 [25] = 0xC5A40108 [26] = 0x05DB2130 [27] = 0xA68D1000
[28] = 0x00000030 [29] = 0xA7A77000 [30] = 0xA922DA84 [31] = 0x26B6D158
ubuntu@VM13199-hwp:~/COD25-Simulation-Framework$


```

和目标结果一致

2. 请贴出有特点的仿真测试文件，并说明你在编写仿真测试文件时，对各类情况的考虑（选做）。
使用框架进行仿真

电路设计与分析

1. 请给出完整的RTL电路图。若某模块较为复杂，也可以再给出该模块的RTL电路图；



CPU部分的电路图

测试结果与分析

1. 请拍照并附上实验上板结果，以佐证设计的正确性；

```
00000000 00000000 00000000 00000000
00000000 00000000 00000000 00000000
00000000 00000000 00000000 00000000
00000000 00000000 00000000 00000000
00000000 00000000 00000000 00000000
00000000 00000000 00000000 00000000
00000000 00000000 00000000 00000000
00000000 00000000 00000000 00000000

User: R00000000AU-----

User: RR 0 32;
00000000 0AE5F8D0 0000064C 00000001
7A9315C8 FFFFFFFE56 00000001 0AE5F5B0
9AF2A000 00000000 4A5505E0 580D6000
EC163AE9 6A7FD5BC 00000000 25111000
38AF4000 00000331 00000000 026CC5D4
7A9318F8 FFFFFFFE29 AC7BB000 00000001
FFFFFFF8 AC7BB000 00000000 4A550920
580D6000 026CC90C 00000000 00000048

User: □
```

2. 对实验上板结果进行简要的说明。
和要求结果一致

问题

1. 用到时钟信号的模块
REG_FILE, CPU, PC
2. 相应指令
alu_src0 选择 pc -- auipc
alu_src0 选择 rf_rd0 -- add
alu_src1 选择 rf_rd1 -- add
alu_src1 选择 imm -- addi

总结

1. 请对本次实验中你完成的任务进行简要总结，并总结自己的收获和体验；
在vscode中连接上vlab！
完成了DECODER从而更加熟悉riscv指令集
2. 如果对本次实验的设计或助教、老师有建议，可以在这里写下，助教和老师会认真阅读并讨论. 要是也有markdown的报告模版就好了